搜题，就来5TiKU.com题库【问题】 在VHDL中,可以用语句（ ） 表示检测clock下降沿。
在VHDL中,可以用语句（ ） 表示检测clock下降沿。
正确答案：clock? event and clock=?0?
题目解析：本题出自河南化工职业学院，河南工业职业技术学院EDA，由丰阳塔题库搜集整理。
公益网站无广告，打赏一杯咖啡鼓励下吧
放广告影响您看答案的心情，不放又没收入，顺手打赏一下？
广告影响看答案的心情，来点打赏行不行？